


# STM32WB- EXTI

拡張割込み／イベントコントローラ

1.0 版



STM32WB 拡張割込み／イベントコントローラ (EXTI) のプレゼンテーションによろこそ。

- 44 のイベント／割込みライン
  - 27 の設定可能なイベント
  - 17 のダイレクトイベント
- 独立マスクと設定
- 両方の STM32WB CPU に対する独立ウェイクアップ


### アプリケーション側の利点

- 外部および内部のウェイクアップイベントと割込みの管理
- 設定可能なイベントにペンディングフラグを提供



拡張割込み／イベントコントローラ(EXTI)からは、設定可能なイベントとダイレクトのイベントの 2 つのカテゴリに分割される、44 本の独立したイベントが提供されます。

アプリケーションは、外部通信またはリクエストを通じて各 CPU を独立にウェイクアップする STM32WB の機能を活用することで、低電力モードをより賢く使用することができます。



EVG: イベント発生回路

これは、拡張割り込み／イベントコントローラのブロック図です。割り込み機能は備えていないもののパルスの生成が可能であるペリフェラルによって、設定可能なイベントが生成されます。EXTI コントローラは割り込みの検出、マスキングとソフトウェアトリガを行います。

ダイレクトイベントは、割り込みリクエストに対応しているペリフェラルによって生成されます。この場合、EXTI コントローラは、CPU に対するイベントの生成とシステムウェイクアップのリクエストに用いられます。

拡張割り込み／イベントコントローラは、設定可能なイベント当たり 1 回の割り込みを両方の CPU に対して行います。両方のプロセッサが独立にウェイクアップ可能であるように、CPU ウェイクアップは個別に出されます。

- STOP モードからのウェイクアップ、割込み、イベントの生成
  - 独立した割込みとイベントのマスク
  
- 設定可能なイベント
  - アクティブエッジ選択
  - シングルペンディングフラグ
  - ソフトウェアでトリガ可能
  - リンク先:
    - GPIO、RTC、TAMP、PVD、PVM、COMP、CPU SEV
  
- ダイレクトイベント
  - 関係ペリフェラルから提供されるステータスフラグ
  - リンク先:
    - I2C、USART、LPUART、LPTIM、USB、IPCC、HSEM、Flash、LCD、DEBUG




拡張割込み／イベントコントローラは、割込みとイベントの生成に加えて、STOP モードからのプロセッサのウェイクアップも可能です。

設定可能なイベントは、GPIO、RTC、TAMP、PVD、PVM、コンパレータ COMP、CPU 送信イベントからの外部割込みとリンクされています。

ダイレクトイベントは、I2C、USARTS、LPUART、LPTIM、USB、IPCC、HSEM、Flash、LCD、DEBUG とリンクされています。

# Cortex<sup>®</sup>-M イベントと割り込みの比較

5



- イベント生成可能ペリフェラル:
  - GPIO EXTI、RTC、TAMP、COMP、CPU SEV



Cortex<sup>®</sup>-M は、低電力状態に移行する 2 種類の方法に対応しています。


1. Wait For Event(WFE) 命令の実行
2. Wait For Interrupt(WFI) 命令の実行

左図のシーケンスにあるように、WFE の場合、ウェイクアップイベント後に実行される最初の命令は、次に続く命令である INSTR\_N+1 です。

WFI を実装することにより、プロセッサは、有効な割り込みリクエストの受信時に割り込みサービスルーチンにジャンプします。

割り込みリクエストは WFE 終了条件ですが、RXEV で受信したイベントは WFI 終了条件ではないことに注意してください。STM32WB シリーズでは、イベント生成はリストアップされているペリフェラルのみで可能です。

- 割り込みリクエストとして、設定可能なイベントを使用



この図は、設定可能なラインのイベントのアクティブエッジを割り込みリクエストに変換することを可能とするさまざまなステージを説明するためのものです。


最初のステージは、EXTI\_RTSTR1 と EXTI\_FTSTR1 の 2 つのレジスタによって設定される非同期エッジ検出回路となります。どちらのエッジも、場合によっては両方でも選択可能です。EXTI\_SWIER レジスタの対応するビットをセットすることにより、ソフトウェアが設定可能なラインのイベントのエミュレーションを行えます。このビットは、ハードウェアによって自動的にクリアされます。

AND ゲートを用いて、CPU NVIC に対する割り込みの生成をマスクしたり有効にしたりします。

最終的に、NVIC に割り込みが生成されると、EXTI\_PR1 レジスタにフラグがセットされます。ソフトウェアは、このフラグから割り込みの原因の判定を行えます。

このフラグは、割り込みサービスルーチンによってクリアされることが期待されています。

- CPU イベントリクエストとして、設定可能なラインのイベントとダイレクトラインのイベントを使用



この図は、設定可能なラインのイベントのアクティブエッジをプロセッサイベントに変換することを可能とするさまざまなステージを説明するためのものです。

設定可能なイベントとダイレクトイベントのどちらも、CPU へのイベントをその rxev 入力に向けて発行するように設定可能です。


割り込みリクエストとは異なり、CPU には独自のイベント入力があるため、すべてのイベントリクエストは、イベントパルス発生回路に入る前にまとめて論理和が取られます。

イベント生成のマスクに用いられるレジスタは、割り込み生成のマスクに用いられるものとは異なります。すなわち、EXTI\_IMR ではなく EXTI\_EMR が用いられます。

デュアルコア STM32WB マイクロコントローラには、それぞれの CPU に独立したイベント生成ロジックが搭載されています。

# ウェイクアップイベントの生成

- コアおよびシステムウェイクアップリクエストとして、設定可能なイベントとダイレクトイベントを使用



EXTI ブロックによって生成される CPU ウェイクアップ信号は PWR ブロックに接続され、システムクロックおよび CPU のサブシステムバスのクロックをウェイクアップするために使用されます。

設定可能なイベントとダイレクトイベントのどちらも、ウェイクアップをリクエスト可能です。

非同期エッジ検出回路がアクティブエッジを検出すると、ウェイクアップが発生します。

その結果として、ソフトウェアは EXTI\_PR1 レジスタのフラグをクリアして、ウェイクアップのソースが設定可能なイベントである場合に、ウェイクアップリクエストを無効とすることが期待されます。ダイレクトのイベントでは、このフラグはペリフェラルユニットの中にあります。

ソフトウェアは、これらのフラグによってウェイクアップの原因を探ることができます。

割込みかイベントの生成が有効になると、ウェイクアップ指示がアサートされます。EXTI\_IMR レジスタと EXTI\_EMR レジスタを結合する OR ゲートを参照してください。

すべての CPU ウェイクアップ信号をまとめて論理和が取られた後に、イベントリクエストとの論理和が取られます。

sys\_wakeup は非同期であり、クロックをウェイクアップします。ひとたび hclk が動作すると、同期 c1\_wakeup と c2\_wakeup が生成されて、それぞれの CPU をウェイクアップします。



# ダイレクトイベントのトリガロジック、 CPU ウェイクアップ

- ダイレクトイベントには関連する EXTI 割り込みがありません
  - EXTI はシステムクロックと CPU サブシステムクロックをウェイクアップするだけで、CPU ウェイクアップイベントを生成することができます。
  - ダイレクトウェイクアップイベントに関連するペリフェラル同期割り込みは、CPU をウェイクアップします。
- EXTI のダイレクトイベントは CPU イベントを生成できます



ダイレクトイベントは、EXTI コントローラを通じて CPU イベントを生成し、システムウェイクアップをトリガすることができます。ダイレクトイベントのアクティブエッジは、立ち上がりエッジです。ダイレクトイベントは、NVIC に対する専用ラインがあるため、割り込みリクエストのアサートに EXTI コントローラに依存しません。そうではない場合には、前のスライドに記載されているものと同じ回路が実装されます。イベント生成と割り込み生成のために、ダイレクトイベントを個別にマスクすることができます。EXTI コントローラの割り込みマスクは、ウェイクアップマスクとしてのみ使用されます。

- タイマにリンクされた以下のペリフェラルに関するトレーニング教材を参照してください。
  - NVIC
    - CPU 割込みリクエスト処理
  - Cortex®-M4
    - CPU は、ソフトウェア例外とハードウェア例外両方の処理に用いられる例外メカニズムを実装します。



拡張割込み／イベントコントローラは、ネスト化されたベクタ割込みコントローラと Cortex®-M4 CPU にリンクされています。関連するプレゼンテーションを参照してください。

- 詳細については、以下の資料を参照してください。
  - PM0214 STM32F3、F4、L4、L4+ シリーズプログラミングマニュアル
  - STM32WB リファレンスマニュアル



life.augmented

詳細については、STM32F3、F4、L4、L4+ シリーズのプログラミングマニュアルと、STM32F3 シリーズのリファレンスマニュアルを参照してください。