開発のヒント

DDRメモリを接続する際の基板設計では基板の層構成が非常に重要です。
基板の層構成、つまり、基板のプリプレグと銅箔の厚みおよび、配線層の割当を決める必要があります。（『DDRメモリの配線方法』の紹介はこちら）
この時、よく聞かれる質問と回答を挙げます。

Q: DDRメモリとプロセッサを基板のトップ側に配置した時、DDRメモリの高速信号はどのレイヤーに配置すべきでしょうか？また、高速信号とペアになるGNDはどこに配置すべきでしょうか？
A: 配線のレイヤーを変えるため、ビアを通ると、インピーダンスが不連続な個所ができます。ですので、インピーダンス･マッチングが重要な配線はトップの銅箔に配置するのがベストです。
特に、データ信号DQおよびストローブ信号DQSは高速で、タイミング･マージンが少ないので、これを優先的にトップの銅箔に配置します。

Q: 基板のプリプレグの厚みは薄くする・厚くする、どちらがよいのでしょうか？
A: 基板のプリプレグの厚みが薄い方が高密度な配線設計がしやすいです。
基板配線で特に、重要なのは高速なDDRメモリの信号です。中でも、シングルエンドの配線はそれぞれの配線を離して、クロストークの発生を抑える必要があります。どれだけ配線を離すかは、S-3S分離ルールに従います。　基板のプリプレグの厚みをSとした場合、隣り合う配線はSの3倍離す必要があります。BGAのボール付近ではこのS-3S分離ルールを守れない状況が発生しますが、この際もできるだけ、Sの2倍以上の配線トラック間隔を確保するようにします。このS-3S分離ルールを守りつつ、高密度な配線を実現するために、配線間隔を小さくしようとすると、高速信号とGNDの間の距離をなるべく短くすること、つまりトップのプリプレグの厚みを薄くすることが重要になってきます。また、プリプレグの厚みは基板製造メーカが採用しているプリプレグの材質によって異なります。

参考：AN5724　Guidelines for DDR memory routing on STM32MP2 MPUs